|
线宽为4Mil线与线之间的间距为4Mil平行走线长度为4Mil等。而电气规则是指有关电特性或者电性能方面的设计规则，高速电路板设计规则通常分两种：物理规则和电气规则。所谓物理规则是指设计工程师指定基于物理尺寸的某些设计规则。如布线延时控制在1n2n之间，某一个电路板
包括信号串扰在内的信号完整性问题带来设计观念、设计思路、设计流程以及设计手段的变革。确保在高速系统设计中迅速发现问题、解决问题， 这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sign-Off设计空间探测、互联规划、电气规则约束的互联综合，EDA 技术已经研发出一整套高速电路板级系统的设计分析工具和方法学。以及专家系统等技术方法的提出也为高效率更好地解决信号完整性问题提供了可能。信号完整性分析与设计是最重要的高速电路板级和系统级分析与设计手段，硬件电路设计中扮演着越来越重要的作用，这里将讨论信号完整性问题中的信号串扰。
信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号串扰。串扰超出一定的值将可能引发电路误动作从而导致系统无法正常工作。解决串扰问题问题可以从以下几个方面考虑： a.可能的情况下降低信号沿的变换速率 满足设计规范的同时尽量选择慢速的器件，通常在器件选型的时候。并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在串扰危险。 b.采用屏蔽措施
包地会导致布线量增加，电路板 c.合理设置层和布线 减小并行信号长度，合理设置布线层和布线间距。缩短信号层与平面层的间距，增大信号线间距，减小并行信号线长度(关键长度范围内)这些措施都可以有效减小串扰。 d.设置不同的布线层 并合理设置平面层，为不同速率的信号设置不同的布线层。也是解决串扰的好方法。 e.阻抗匹配 也可以大大减小串扰的幅度。如果传输线近端或远端终端阻抗与传输线阻抗匹配。 布线结束后进行串扰分析，串扰分析的目的为了电路板实现中迅速地发现、定位和解决串扰问题。一般的仿真工具与环境中仿真分析与PCB布线环境互相独立。得到串扰分析报告，推导出新的布线规则并且重新布线，再分析修正，这样设计的反复比较多。 受害网络与侵害网络上的驱动器与负载完全一样，以图1图66组串扰仿真案例进行分析。电路板信号线线宽、间距、并行长度也都一样，也就是说它控制串扰的物理规则完全一样：图1中侵害网络与受害网络两个信号线方向相同，始终并行；图2中两个信号线方向相反，始终并行；图3中两个信号线方向相同，始终并行，信号线实施末端匹配；图4中两个信号线方向相同，串扰发生源端位置；图5中两个信号线方向相同，串扰发在中间位置；图6中两个信号线方向相同，串扰发在末端位置。
并且差距很大。因此，通过仿真分析可以看到实际的串扰结果都不相同。一个好的工具应该不仅能够分析串扰，并且能够应用串扰规则进行布线。另外，一般的布线工具仅限于物理规则驱动，对控制串扰的布线只能通过设定电路板 |
